Projekthistorie

2023

• Erweiterung automatisches Prüfsystem für Solarzellen
• Entwicklung und Verifikation einer SPI Slave IP für ASIC/FPGA
• Entwicklung und Verifikation einer Mailbox IP für ASIC/FPGA
• Entwicklung und Verifikation einer MDIO Slave IP für ASIC/FPGA
• Entwicklung Carrier PCB für Decawave ® RTLS Anker

2022

• SPI Variante für eines automatischen Burn-In Test Systems in der Halbleiterproduktion
• Forschungsprojekt ZuKeF (SAB Förderung EFRE/ESF)

2021

• Entwicklung PCB für Decawave ® RTLS Tag
• Entwicklung Modularer GPIO and Low Speed Interface Expander FPGA

2020

• Verifikation eines intelligenten Drucksensors für Automotive-Anwendungen
• System zur Echtzeitlokalisierung auf Basis von Decawave ® Modulen
• Realisierung und Inbetriebnahme der Emulation eines Multi-Core Processing Systems auf Basis von Xilinx Virtex® Ultrascale+™ FPGA
• Entwicklung Xilinx Virtex® Ultrascale+™ FPGA 56G Test Design

2019

• Design und Verifikation von Komponenten eines FM/PM/RI FPGA
• FPGA Protoyping für OTN Line Mapper ASIC
• HW Design und Verifikation eines 5Tbit Cross Connect ASIC
• Eigenpositionserkennung mittels Webcam auf Basis von OpenCV

2018

• Prototypenentwicklung Cryptominer auf Basis von FPGA
• Weiterentwicklung FPGA-basierter Scantest für automatisches Testsystem
• Forschungsprojekt FIND-IT (BMBF Förderung 03WKP53D)

2017

• Weiterentwicklung kamerabasiertes Farbprüfsystem
• Vorbereitung Serienfertigung elektronische Reglerbaugruppe
• Design und Verifikation einer kundenspezifischen BKP IP
• Design und Verifikation einer kundenspezifischen OH IP
• Design und Verifikation von Komponenten eines FM/PM/Protection FPGA
• Entwicklung Verwaltungskomponenten Kundensoftware

2016

• Test Kommunikationsinfrastruktur Kundensoftware
• Implementierung FPGA-basierter Scantest für automatisches Burn-In Test System
• Entwicklung einer komplexen elektronischen Reglerbaugruppe
• Entwicklung einer kamerabasierten Labelerfassung für Logistiker
• Implementierung PCIe FPGA Schnittstelle für automatisches Burn-In Test System
• Forschungsprojekt eRBG (BMWi Förderung KU3381301SS4)

2015

• Entwicklung eines kamerabasierten Farbprüfsystems für lackierte Fahrzeugteile
• Design und Verifikation von Komponenten eines OTN Overhead/Protection FPGA
• Anpassung Objekterfassung an Microsoft Kinect ® V2 Sensor
• FPGA Testboard zur Validierung von ASIC High Speed Interfaces
• Forschungsprojekt Ginko (BMBF Förderung 03IPT505C)

2014

• Optische Objekterfassung mittels Microsoft Kinect ® Sensor
• Pattern Editor für ein kundenspezifisches modulares Messsystem
• Erweiterung eines Pattern Generator Moduls für ein modulares Messsystem
• Bus Hub für ein kundenspezifisches modulares Halbleitertestsystem
• HW Design und Verifikation eines 2.9Tbit Cross Connect ASIC
• Pattern Generator Modul für ein kundenspezifisches modulares Messsystem

2013

• I2C Variante eines automatischen Burn-In Test Systems in der Halbleiterproduktion
• Integration von FPGA in ein LTX Credence basiertes Testsystem zum automatischen Hableiter- und Baugruppentest
• Webbasierte Auswertung für ein Mobile Devices Testsystem
• FPGA Implementierung Lukas-Kanade Methode zur Bildverarbeitung
• Erweiterung FPGA basierter SPI Controller inkl. I2C Bridge
• Erweiterung FPGA basierter Flash Controller und FPGA Programmer
• Realisierung FPGA basierter SPI Controller inkl. I2C Bridge
• HW-Design, Verifikation und Validierung von Komponenten eines 60G OTN De/Mapper FPGA
• Erweiterung automatisches Burn-In Test Systems in der Halbleiterproduktion

2012

• FPGA Implementierung Harris Corner Detector zur Bildverarbeitung
• Signal Integrity Simulation in Multi-PCB Projekten

2011

• Ugrade SDH Communication Controller
• Aufbau Teradyne J750 RFID Testbibliothek
• Verifikation 240G Matrix ASIC für SDH, SONET, OTN
• Inbetriebnahme und Optimierung FPGA basierter 20 x 6G Interconnect

2010

• Erweiterung SPI/MDIO Controller FPGA
• Erweiterung OTN Configuration and Defect Collector FPGA

2009

• HW Design, Verifikation und Validierung von Komponenten eines SDH/OTN OH Processor FPGA
• HW Design und Verifikation von Komponenten eines 60G Frame Adapter ASIC
• Entwicklung eines UMTS-Test-Environment

2008

• HW Design und Verifikation von Komponenten eines 800G Cross Connect ASIC
• HW Design und Verifikation von LTE- und UMTS-Komponenten
• Entwicklung einer Management-Lösung für mobile Netzwerkknoten
• Entwicklung und Verifikation einer SENT/PWD-Schnittstelle
• Verifikation von ASIC-Komponenten eines "High-Speed" Kommunikationssystems Version 2

2007

• Spezifikation, Entwicklung und Verifikation von ASIC- und FPGA-Komponenten eines "High-Speed"-Kommunikationssystems Version 1
• Erstellung von SyncML-Profilen

2006

• Studie zu Electronic System Level - Stand und Möglichkeiten